Samsung Electronics vừa tăng giá dịch vụ xưởng đúc chip tiên tiến lên tới 15%, có hiệu lực từ tháng 7/2026, với các tiến trình SF4 và SF5 chịu mức tăng mạnh nhất. Khách hàng Trung Quốc và Mỹ phải trả thêm 10-15%, trong khi khách hàng Đài Loan chỉ tăng 5-10%. Nguyên nhân sâu xa: TSMC (TSM) đã kín công suất vì làn sóng nhu cầu chip AI, buộc nhiều hãng chuyển đơn hàng sang Samsung, còn lệnh cấm xuất khẩu thiết bị của Mỹ khiến các công ty Trung Quốc gần như mất quyền mặc cả. Nhưng đằng sau một con số phần trăm tăng giá đơn giản là một bài toán kinh tế học phức tạp hơn nhiều: tỷ lệ hao hụt wafer, hay yield.

Vì sao một tấm wafer không cho ra toàn chip tốt

Mỗi tấm wafer silicon tròn, đường kính 300mm, được khắc thành hàng trăm hoặc hàng nghìn con chip nhỏ gọi là die. Quy trình khắc mạch ở cấp độ nanomet không bao giờ hoàn hảo: bụi silicon, sai lệch photomask, tạp chất hóa học đều có thể tạo ra khiếm khuyết ngẫu nhiên trên bề mặt wafer. Một khiếm khuyết rơi đúng vào vị trí một die thì die đó hỏng, không dùng được. Tỷ lệ die tốt trên tổng số die khắc ra gọi là yield, và đây chính là biến số quyết định giá thành thực sự của mỗi con chip, chứ không chỉ giá thuê xưởng đúc.

Công thức yield: die càng lớn, xác suất hỏng tăng theo cấp số nhân

Mô hình yield phổ biến nhất, gọi là mô hình Poisson, tính theo công thức Y = e^(-D0 x A), trong đó D0 là mật độ khiếm khuyết trên mỗi cm² và A là diện tích die. Vì diện tích nằm ở số mũ, chỉ cần die lớn gấp đôi thì yield không giảm tuyến tính mà giảm theo hàm mũ. Ở tiến trình 3nm trưởng thành, một die nhỏ khoảng 50mm² có thể đạt yield trên 90%, nhưng một die GPU khổng lồ 800mm² dùng cho chip AI có thể tụt xuống dưới 50%, thậm chí thấp hơn ở giai đoạn đầu sản xuất. Đó là lý do các hãng thiết kế chip AI hiện đại phải chia nhỏ die thành nhiều chiplet ghép lại, thay vì khắc một khối silicon khổng lồ.

Yield thấp khiến mỗi phần trăm tăng giá cắn sâu hơn vào biên lợi nhuận

Chi phí thực của một con chip tốt được tính bằng giá thuê cả tấm wafer chia cho số die tốt, tức là giá wafer chia cho tích của tổng số die khả dụng và yield. Ở tiến trình 2nm, một tấm wafer có thể tốn tới 28.000-30.000 USD để xử lý, so với 16.000-18.000 USD ở tiến trình 5nm. Khi Samsung tăng giá wafer SF4 thêm 15% ngay lúc dây chuyền này đã chạy hết công suất từ cuối năm 2025, khách hàng không chỉ trả thêm tiền thuê xưởng, họ còn gánh luôn rủi ro yield chưa ổn định của tiến trình mới. Đó là lý do khách hàng Trung Quốc, vốn bị hạn chế tiếp cận thiết bị khắc mạch tiên tiến và ít lựa chọn thay thế, phải chấp nhận mức tăng nặng nhất dù yield ở các tiến trình họ dùng đã tương đối trưởng thành.

Hiểu được cơ chế yield giúp lý giải vì sao ngành bán dẫn luôn biến động dữ dội theo chu kỳ nhu cầu: khi công suất khan hiếm, xưởng đúc không chỉ tăng giá thuê, họ còn nắm trọn quyền định giá trên cả phần rủi ro yield mà trước đây khách hàng ít khi để ý tới.