Samsung vừa giao mẫu HBM4E 12 lớp đầu tiên trên thế giới, đạt băng thông 3,6 TB/s. Nhưng ít ai hỏi câu quan trọng hơn: bằng cách nào 12 lớp DRAM mỏng như tờ giấy có thể trao đổi dữ liệu với nhau ở tốc độ đó? Câu trả lời nằm ở through-silicon via (TSV), công nghệ nền tảng giúp bộ nhớ AI đạt hiệu năng vượt trội.

TSV là gì và vì sao công nghệ này cần thiết?

Hãy tưởng tượng một tòa chung cư 12 tầng. Nếu mỗi tầng muốn liên lạc với tầng trệt, cách truyền thống là chạy dây cáp vòng ra ngoài tường rồi nối xuống. Cách này vừa chậm, vừa tốn diện tích, lại giới hạn số tầng có thể xây. TSV giải quyết vấn đề này bằng cách khoan thẳng một lỗ xuyên qua sàn mỗi tầng, từ tầng 12 xuống tầng trệt, rồi lấp đầy bằng đồng. Kết quả là một đường truyền tín hiệu theo phương thẳng đứng, ngắn hơn hàng chục lần so với dây nối truyền thống.

Trong chip thực tế, mỗi TSV là một lỗ có đường kính khoảng 5-10 micromet (nhỏ hơn sợi tóc khoảng 10 lần), được khoan xuyên qua tấm silicon dày chỉ 30-50 micromet. Một khối HBM4E 12 lớp chứa hàng triệu TSV như vậy, mỗi lỗ phải được căn chỉnh chính xác ở cấp độ micromet giữa các lớp.

Quy trình chế tạo TSV: ba bước then chốt

Bước đầu tiên là khắc lỗ sâu (deep silicon etch). Kỹ thuật Bosch sử dụng plasma SF₆ để ăn mòn silicon theo chiều sâu, xen kẽ với lớp polymer bảo vệ thành lỗ để tạo hình trụ thẳng đứng. Nếu lỗ không đều, đồng sẽ lấp không kín và tín hiệu bị gián đoạn.

Bước thứ hai là tạo lớp cách điện và lớp rào chắn. Thành lỗ được phủ một lớp oxit silicon mỏng (SiO₂) để ngăn đồng khuếch tán vào silicon, sau đó phủ thêm lớp TaN/Ta làm rào chắn. Không có bước này, đồng sẽ "nhiễm độc" silicon và phá hỏng transistor xung quanh.

Bước cuối là lấp đầy đồng từ dưới lên (bottom-up copper electroplating). Đồng được mạ điện từ đáy lỗ lên miệng, không phải từ ngoài vào, để tránh tạo bọng khí bên trong. Một bọng khí nhỏ cũng đủ làm tăng điện trở và gây lỗi tín hiệu ở tốc độ 16 Gbps.

Tại sao TSV quyết định cuộc đua AI?

Băng thông bộ nhớ là điểm nghẽn lớn nhất của GPU AI hiện nay. Một GPU trên nền tảng Rubin của Nvidia cần hàng terabyte dữ liệu mỗi giây để nạp cho hàng nghìn lõi tính toán. TSV cho phép hàng nghìn kênh dữ liệu chạy song song theo chiều dọc, đạt 3,6 TB/s trong HBM4E, gấp gần 10 lần so với bộ nhớ DDR5 truyền thống.

Ngoài băng thông, TSV còn giảm tiêu thụ điện năng đáng kể. Đường truyền ngắn hơn đồng nghĩa với ít năng lượng hao phí hơn. Samsung cho biết HBM4E cải thiện hiệu suất năng lượng 16% và giảm nhiệt trở 14% so với thế hệ trước, phần lớn nhờ tối ưu hóa TSV và cấu trúc đóng gói.

Thách thức khi xếp chồng 12 lớp trở lên

Mỗi lớp thêm vào khối xếp chồng đều làm tăng rủi ro lệch căn chỉnh. Ở 12 lớp, sai số tích lũy chỉ cần vượt quá 1 micromet là TSV giữa lớp 1 và lớp 12 không còn thẳng hàng. Samsung giải quyết bằng cách sử dụng hybrid bonding thay vì micro-bump truyền thống, cho phép kết nối trực tiếp đồng với đồng giữa các lớp mà không cần vật liệu hàn.

Nhiệt độ cũng là bài toán lớn. 12 lớp DRAM hoạt động đồng thời tạo ra nhiệt lượng đáng kể, và các lớp ở giữa khó tản nhiệt hơn lớp ngoài cùng. Đây là lý do Samsung đầu tư mạnh vào thiết kế công nghệ tản nhiệt tiên tiến cho HBM4E, giúp chip hoạt động ổn định trong các cụm GPU AI chạy 24/7.

Cuộc đua HBM giữa Samsung, SK Hynix và Micron thực chất là cuộc đua xem ai làm chủ TSV tốt hơn, xếp được nhiều lớp hơn và giữ tỷ lệ lỗi thấp hơn ở quy mô sản xuất hàng loạt.